Rangkaian Logika terbagi menjadi dua kelompok yaitu :
- Rangkaian logika kombinasional
Rangkaian logika kombinasional adalah rangkaian yang kondisi keluarannya
(output) dipengaruhi oleh kondisi masukan (input).
- Rangkaian sekuensial.
Rangkaian logika sekuensial adalah rangkaian logika yang kondisi
keluarannya dipengaruhi oleh masukan dan keadaan keluaran sebelumnya
atau dapat dikatakan rangkaian yang bekerja berdasarkan urutan waktu. Ciri
rangkaian logika sekuensial yang utama adalah adanya jalur umpan balik
(feedback) di dalam rangkaiannya.
Adapun contoh rangkaian yang termasuk rangkaian sekuensial yaitu :
- Flip-flop
- Counter
- Register
Flip-flop adalah rangkaian utama dalam logika sekuensial. Counter, register serta rangkaian sekuensial lain disusun dengan menggunakan flip-flop sebagai komponen utama.
Flip-flop adalah rangkaian yang mempunyai fungsi pengingat (memory). Artinya rangkaian ini mampu melakukan proses penyimpanan data sesuai dengan kombinasi masukan yang diberikan kepadanya. Data yang tersimpan itu dapat dikeluarkan sesuai dengan kombinasi masukan yang diberikan.
Ada beberapa macam Flip-Flop yaitu :
- Flip-flop R-S
- Flip-flop J-K
- Flip-flop D.
Hubungan input-output ideal yang dapat terjadi pada flip-flop adalah:
- Set, yaitu jika suatu kondisi masukan mengakibatkan keluaran (Q) bernilai
logika positif (1) saat dipicu, apapun kondisi sebelumnya.
- Reset, yaitu jika suatu kondisi masukan mengakibatkan keluaran (Q) bernilai
logika negatif (0) saat dipicu, apapun kondisi sebelumnya.
- Tetap, yaitu jika suatu kondisi masukan mengakibatkan keluaran (Q) tidak
berubah dari kondisi sebelumnya saat dipicu.
- Toggle, yaitu jika suatu kondisi masukan mengakibatkan logika keluaran (Q)
berkebalikan dari kondisi sebelumnya saat dipicu.
Pada flip-flop untuk menyerempakkan masukan yang diberikan pada kedua masukannya maka diperlukan sebuah clock untuk memungkinkan hal itu terjadi.
Clock adalah sinyal pulsa yang beberapa kondisinya dapat digunakan untuk memicu flip-flop untuk bekerja.
Ada beberapa kondisi clock yang biasa digunakan untuk menyerempakkan kerja flip-flop yaitu :
- Tepi naik : yaitu saat perubahan sinyal clock dari logika rendah (0) ke
logika tinggi.
- Tepi turun : yaitu saat perubahan sinyal clock dari logika tinggi (1) ke logika
rendah (0).
- Logika tinggi : yaitu saat sinyal clock berada dalam logika 1.
- Logika rendah : yaitu saat sinyal clock berada dalam logika 0.
Flip-flop R-S
Flip-flop R-S adalah rangkaian dasar dari semua jenis flip-flop yang ada.
Terdapat berbagai macam rangkaian flip-flop R-S, pada percobaan ini flip-flop R-S disusun dari empat buah gerbang NAND 2 masukan.
Dua masukan flip-flop ini adalah S (set) dan R (reset), serta dua keluarannya adalah Q dan Q’.
Kondisi keluaran akan tetap ketika kedua masukan R dan S berlogika 0.
Kondisi masukan R dan S berlogika 1 maka kedua keluaran akan berlogika 1, hal ini sangat dihindari karena bila kondisi masukan diubah menjadi berlogika 0 kondisi kelurannya tidak dapat diprediksi (bisa 1 atau 0).
Keadaan ini disebut kondisi terlarang.
Flip-flop D
Flip-flop D dapat disusun dari flip-flop S-R atau flip-flop J-K yang masukannya saling berkebalikan.
Hal ini dimungkinkan dengan menambahkan salah satu masukannya dengan inverter agar kedua masukan flip-flop selalu dalam kondisi berlawanan.
Flip-flop ini dinamakan dengan flip-flop data karena keluarannya selalu sama dengan masukan yang diberikan.
Saat flip-flop pada keadaan aktif, masukan akan diteruskan ke saluran keluaran.
Flip-flop J-K
Flip-flop J-K merupakan penyempurnaan dari flip-flop R-S terutama untuk mengatasi masalah osilasi, yaitu dengan adanya umpan balik, serta masalah kondisi terlarang seperti yang telah dijelaskan di atas, yaitu pada kondisi masukan J dan K berlogika 1 yang akan membuat kondisi keluaran menjadi berlawanan dengan kondisi keluaran sebelumnya atau dikenal dengan istilah toggle.
Sementara untuk keluaran berdasarkan kondisi-kondisi masukan yang lain semua sama dengan flip-flop R-S.
- Rangkaian logika kombinasional
Rangkaian logika kombinasional adalah rangkaian yang kondisi keluarannya
(output) dipengaruhi oleh kondisi masukan (input).
- Rangkaian sekuensial.
Rangkaian logika sekuensial adalah rangkaian logika yang kondisi
keluarannya dipengaruhi oleh masukan dan keadaan keluaran sebelumnya
atau dapat dikatakan rangkaian yang bekerja berdasarkan urutan waktu. Ciri
rangkaian logika sekuensial yang utama adalah adanya jalur umpan balik
(feedback) di dalam rangkaiannya.
Rangkaian yang termasuk rangkaian logika kombinasional yaitu Dekoder, Enkoder, Multiplekser, Demultiplekser.Pada rangkaian-rangkaian itu terlihat bahwa kondisi keluaran hanya dipengaruhi oleh kondisi masukan pada saat itu.
Adapun contoh rangkaian yang termasuk rangkaian sekuensial yaitu :
- Flip-flop
- Counter
- Register
Flip-flop adalah rangkaian utama dalam logika sekuensial. Counter, register serta rangkaian sekuensial lain disusun dengan menggunakan flip-flop sebagai komponen utama.
Flip-flop adalah rangkaian yang mempunyai fungsi pengingat (memory). Artinya rangkaian ini mampu melakukan proses penyimpanan data sesuai dengan kombinasi masukan yang diberikan kepadanya. Data yang tersimpan itu dapat dikeluarkan sesuai dengan kombinasi masukan yang diberikan.
Ada beberapa macam Flip-Flop yaitu :
- Flip-flop R-S
- Flip-flop J-K
- Flip-flop D.
Hubungan input-output ideal yang dapat terjadi pada flip-flop adalah:
- Set, yaitu jika suatu kondisi masukan mengakibatkan keluaran (Q) bernilai
logika positif (1) saat dipicu, apapun kondisi sebelumnya.
- Reset, yaitu jika suatu kondisi masukan mengakibatkan keluaran (Q) bernilai
logika negatif (0) saat dipicu, apapun kondisi sebelumnya.
- Tetap, yaitu jika suatu kondisi masukan mengakibatkan keluaran (Q) tidak
berubah dari kondisi sebelumnya saat dipicu.
- Toggle, yaitu jika suatu kondisi masukan mengakibatkan logika keluaran (Q)
berkebalikan dari kondisi sebelumnya saat dipicu.
Pada flip-flop untuk menyerempakkan masukan yang diberikan pada kedua masukannya maka diperlukan sebuah clock untuk memungkinkan hal itu terjadi.
Clock adalah sinyal pulsa yang beberapa kondisinya dapat digunakan untuk memicu flip-flop untuk bekerja.
Ada beberapa kondisi clock yang biasa digunakan untuk menyerempakkan kerja flip-flop yaitu :
- Tepi naik : yaitu saat perubahan sinyal clock dari logika rendah (0) ke
logika tinggi.
- Tepi turun : yaitu saat perubahan sinyal clock dari logika tinggi (1) ke logika
rendah (0).
- Logika tinggi : yaitu saat sinyal clock berada dalam logika 1.
- Logika rendah : yaitu saat sinyal clock berada dalam logika 0.
Flip-flop R-S
Flip-flop R-S adalah rangkaian dasar dari semua jenis flip-flop yang ada.
Terdapat berbagai macam rangkaian flip-flop R-S, pada percobaan ini flip-flop R-S disusun dari empat buah gerbang NAND 2 masukan.
Dua masukan flip-flop ini adalah S (set) dan R (reset), serta dua keluarannya adalah Q dan Q’.
Kondisi keluaran akan tetap ketika kedua masukan R dan S berlogika 0.
Kondisi masukan R dan S berlogika 1 maka kedua keluaran akan berlogika 1, hal ini sangat dihindari karena bila kondisi masukan diubah menjadi berlogika 0 kondisi kelurannya tidak dapat diprediksi (bisa 1 atau 0).
Keadaan ini disebut kondisi terlarang.
Flip-flop D
Flip-flop D dapat disusun dari flip-flop S-R atau flip-flop J-K yang masukannya saling berkebalikan.
Hal ini dimungkinkan dengan menambahkan salah satu masukannya dengan inverter agar kedua masukan flip-flop selalu dalam kondisi berlawanan.
Flip-flop ini dinamakan dengan flip-flop data karena keluarannya selalu sama dengan masukan yang diberikan.
Saat flip-flop pada keadaan aktif, masukan akan diteruskan ke saluran keluaran.
Flip-flop J-K
Flip-flop J-K merupakan penyempurnaan dari flip-flop R-S terutama untuk mengatasi masalah osilasi, yaitu dengan adanya umpan balik, serta masalah kondisi terlarang seperti yang telah dijelaskan di atas, yaitu pada kondisi masukan J dan K berlogika 1 yang akan membuat kondisi keluaran menjadi berlawanan dengan kondisi keluaran sebelumnya atau dikenal dengan istilah toggle.
Sementara untuk keluaran berdasarkan kondisi-kondisi masukan yang lain semua sama dengan flip-flop R-S.
Posting Komentar